 ПОЗНАВАТЕЛЬНОЕ Сила воли ведет к действию, а позитивные действия формируют позитивное отношение Как определить диапазон голоса - ваш вокал Игровые автоматы с быстрым выводом Как самому избавиться от обидчивости Противоречивые взгляды на качества, присущие мужчинам Вкуснейший "Салат из свеклы с чесноком" Натюрморт и его изобразительные возможности Применение, как принимать мумие? Мумие для волос, лица, при переломах, при кровотечении и т.д. Как научиться брать на себя ответственность Зачем нужны границы в отношениях с детьми? Световозвращающие элементы на детской одежде Как победить свой возраст? Восемь уникальных способов, которые помогут достичь долголетия Классификация ожирения по ИМТ (ВОЗ) Глава 3. Завет мужчины с женщиной
Оси и плоскости тела человека - Тело человека состоит из определенных топографических частей и участков, в которых расположены органы, мышцы, сосуды, нервы и т.д.
| Лекция 2. Подходы к проектированию на ПЛИС: описание проекта в виде схемы и на языке HDL. Этапы проектирования на ПЛИС.
Подходы к проектированию на ПЛИС Xilinx. Существуют два основных способа описания цифровых устройств на ПЛИС, реализуемых в том числе в САПР Xilinx Foundation ISE. 1 Классический способ проектирования – описание ЦУ в виде принципиальной схемы. САПР Xilinx Foundation ISE содержит библиотеку цифровых устройств (триггеры, счетчики, регистры, и т.д.), представленных традиционным способом – в виде условных графических обозначений. 2 Описание ЦУ на языках описания цифровых устройств (HDL, Hardware Description Language). На сегодняшний день самым распространенным из них является язык VHDL. На втором месте – Verilog. (Другие языки: ABEL, язык AHDL, предложенный фирмой Altera). Кроме того, современные САПР позволяют синтезировать ЦУ на основе введенной пользователем диаграммы состояний цифрового автомата (Xilinx) или временной диаграммы (Altera). Синтезированное устройство будет представлено в виде описания на одном из языков. Особенности схемотехнического и HDL-описания Преимущества схемотехнического описания перед другими: привычность для разработчика, отсутствие необходимости в дополнительных знаниях языков описания, наглядность. Преимущество VHDL-описания перед схемотехническим заключается в его универсальности. VHDL-проект может быть легко перенесен на другую элементную базу: ПЛИС других производителей, БМК, заказные микросхемы. Этапы проектирования на ПЛИС В процессе проектирования цифровых устройств на базе ПЛИС фирмы Xilinx можно выделить следующие этапы: – выбор семейства и типа кристалла для реализации разрабатываемого устройства. Прежде чем приступить к созданию нового проекта, следует выбрать метод описания разрабатываемого устройства и, соответственно, средств синтеза. Исходная информация, описывающая проектируемое устройство, может быть представлена в виде принципиальных схем, описаний на языках HDL, диаграмм состояний. На практике часто используют смешанный метод, например, каждый функциональный блок разрабатываемого устройства описывается на одном из языков HDL, а их соединение представляется в виде соответствующей принципиальной схемы – создание нового проекта в САПР серии Xilinx ISE или Xilinx Foundation. В САПР указывается информация о выбранном семействе и типе ПЛИС, а также об используемых средствах синтеза и моделирования. – подготовка исходного описания проектируемого устройства в схемотехнической, алгоритмической или текстовой форме. Также необходимо установить временные и топологические ограничения, которые должны учитываться при синтезе, размещении и трассировке проекта в кристалле. – синтез проектируемого устройства. В процессе синтеза, на основании исходных модулей проекта формируется список соединений (netlist), содержащий набор примитивов или компонентов, который может быть реализован на основе элементов выбранного кристалла ПЛИС. Далее результаты синтеза используются в качестве исходных данных средствами размещения и трассировки. – верификация исходных описаний проектируемого устройства методом функционального моделирования. Верификация производится без учёта реальных значений задержек прохождения сигналов и позволяет проконтролировать соответствие выходных сигналов предполагаемому алгоритму работы – размещение и трассировка проекта разрабатываемого устройства в кристалле. На этапе размещения и трассировки проекта в кристалле производится распределение выполняемых функций в конфигурируемые логические блоки CLB (Configurable Logic Block) или макроячейки (Масrocell) в зависимости от используемого семейства ПЛИС и формирование необходимых связей; – полное (временное) моделирование проектируемого устройства, выполняемое с учётом задержек распространения сигналов внутри кристалла. В процессе размещения и трассировки также вычисляются реальные значения задержек распространения сигналов, которые используются для полного (временного) моделирования разрабатываемого устройства. – формирование конфигурационной последовательности ПЛИС, соответствующей проекту разрабатываемого устройства. Основным результатом этапа размещения и трассировки является формирование файла, в котором содержится информация о конфигурации ПЛИС, реализующей проектируемое устройство. – программирование (загрузка проекта разработанного устройства в кристалл) ПЛИС или конфигурационного ПЗУ/ППЗУ. Итогом процесса разработки цифрового устройства на основе ПЛИС является загрузка конфигурационных данных в кристалл или программирование конфигурационного ПЗУ/ППЗУ с помощью соответствующих средств САПР серии Xilinx ISE и загрузочного кабеля.
Типовой маршрут проектирования цифровых устройств, выполняемых на основе ПЛИС фирмы Xilinx, показан на рисунке 2.1. Следует обратить внимание на то, что этапы функционального и временного моделирования не являются обязательными. Тем не менее, использование эффективных средств моделирования, включаемых в состав пакетов САПР серии Xilinx ISE, позволяет обнаружить большинство возможных ошибок и тем самым значительно сократить общее время разработки устройства. При обнаружении ошибок на любом из этих этапов моделирования, например, логических ошибок на этапе функционального моделирования или при получении неудовлетворительных результатов временного моделирования, следует вернуться на стадию разработки исходных описаний проекта, внести необходимые изменения и повторить соответствующие этапы. Выполнение этапов создания нового проекта и подготовки исходных описаний проектируемого устройства не зависит от выбранного типа архитектуры ПЛИС (CPLD или FPGA), используемого для его реализации. Содержание последующих этапов (синтеза, функционального и временного моделирования, размещения, трассировки и загрузки проекта в кристалл) зависит от семейства ПЛИС - CPLD или FPGA.
Рисунок 2.1 - Этапы проектирования цифровых устройств на ПЛИС Xilinx |
