 ПОЗНАВАТЕЛЬНОЕ Сила воли ведет к действию, а позитивные действия формируют позитивное отношение Как определить диапазон голоса - ваш вокал Игровые автоматы с быстрым выводом Как самому избавиться от обидчивости Противоречивые взгляды на качества, присущие мужчинам Вкуснейший "Салат из свеклы с чесноком" Натюрморт и его изобразительные возможности Применение, как принимать мумие? Мумие для волос, лица, при переломах, при кровотечении и т.д. Как научиться брать на себя ответственность Зачем нужны границы в отношениях с детьми? Световозвращающие элементы на детской одежде Как победить свой возраст? Восемь уникальных способов, которые помогут достичь долголетия Классификация ожирения по ИМТ (ВОЗ) Глава 3. Завет мужчины с женщиной
Оси и плоскости тела человека - Тело человека состоит из определенных топографических частей и участков, в которых расположены органы, мышцы, сосуды, нервы и т.д.
| Логические функции одной переменной, их значение.
При n=1 зависимость N=22 дает N=4. Представим зависимость значений этих функций от значения аргумента х в виде специальной таблицы истинности. | 10.Логические функции двух переменных, их значение. При n=2, N=16, т.е. от двух переменных можно построить шестнадцать различных функций. В табл. Представим часть из них, имеющая фундаментальное значение при построении основных схем ЭВМ. | 11. Минимизация логических функций. Метод Квайна. Минимизация логических функций происходит на основе применения законов склеивания и поглощения с последующим перебором получаемых дизъюнктивных форм и выбором из них оптимальной, т. е. минимальной. Существуют большое количество методов минимизации ЛФ. Среди методов наиболее известным является Метод Квайна – МакКлакси. Основывается на применении двух основных соотношений. • Соотношение склеивания Ах V А/х = Ах V А/х V А, где А - любое элементарное произведение. • Соотношение поглощения А~х V А = А, ~х E {х; /x}. Состоит из двух этапов. 1. В полученной СДНФ выполняем все возможные склеивания. Получаем сокращенную СДНФ. 2. Строим импликантную таблицу. Получаем минимальную СДНФ. Пример: Функция задана таблицей истинности: х1х2х3х4 f 0000 0 0001 1 0010 0 0011 1 0100 0 0101 1 0110 0 0111 1 1000 0 1001 0 1010 0 1011 0 1100 0 1101 0 1110 1 1111 1 Ее СДНФ имеет вид f = /x1/x2/x3x4 v /x1/x2x3x4 v /x1x2/x3x4 v /x1x2x3x4 v x1x2x3/x4 v x1x2x3x4. Пронумеруем слагаемые СДНФ.f=1v2v3v4v5v6 Выполняем все возможные склеивания по правилу хА v /xA=A. Слагаемое 1 склеивается только со слагаемым 2 (по переменной x3) и со слагаемым 3 (по переменной х2), слагаемое 2 со слагаемым 4 и т. д. В результате получаем 1 - 2: /x1/x2x4; 1 - 3: /x1/x3x4; 2 - 4: /x1x3x4; 3 - 4: /x1x2x4; 4 - 6: x2x3x4; 5 - 6: x1x2x3. Далее производим склеивания получаемых элементарных произведений. Склеиваются только те произведения, которые содержат одинаковые переменные. Имеет место два случая склеивания: /x1/x2x4 v /x1x2x4 = /x1x4; /x1/x3x4 v /x1x3x4 = /x1x4, с появлением одного и того же элементарного произведения /x1x4. Дальнейшие склеивания невозможны. Произведя поглощения (из полученной ДНФ вычеркиваем все поглощаемые элементарные произведения), получим сокращенную ДНФ:f=x2x3x4 v x1x2x3 v /x1x4 2 этап. Для получения минимальной ДНФ необходимо убрать из сокращенной ДНФ все лишние простые импликанты. Это делается с помощью специальной импликантной матрицы Квайна. Строки такой матрицы отмечаются простыми импликантами булевой функции, т. е. членами сокращенной ДНФ, а столбцы - членами СДНФ булевой функции. Импликантная матрица.
Соответствующая клетка импликантной матрицы на пересечении строки (с рассматриваемой простой импликантой) и столбца (в которое из слагаемых СДНФ она входит) отмечается крестиком Минимальные ДНФ строятся по импликантной матрице следующим образом: 1. Ищутся столбцы импликантной матрицы, имеющие только один крестик. Соответствующие этим крестикам простые импликанты называются базисными и составляют так называемое ядро булевой функции. Ядро обязательно входит в минимальную ДНФ. 2. Рассматриваются различные варианты выбора совокупности простых импликант, которые накроют крестиками остальные столбцы импликантной матрицы, и выбираются варианты с минимальным суммарным числом букв в такой совокупности импликант. Ядром нашей функции являются импликанты x1x2x3; /x1x4. Импликанта x2x3x4 - лишняя, так как ядро накрывает все столбцы импликантной матрицы. Поэтому функция имеет единственную тупиковую и минимальную ДНФ:f = x1x2x3 v /x1x4
| 12. Минимизация логических функций. Диаграммы Вейча. Минимизация логических функций происходит на основе применения законов склеивания и поглощения с последующим перебором получаемых дизъюнктивных форм и выбором из них оптимальной, т. е. минимальной. Булева функция f задается в виде диаграммы некоторого специального вида, получившими название диаграмм Вейча. Для булевой функции двух переменных диаграмма Вейча имеет вид:  Каждая клетка диаграммы соответствует набору переменных булевой функции в ее таблице истинности. В клетке диаграммы Вейча ставится единица, если булева функция принимает единичное значение на соответствующем наборе. Нулевые значения булевой функции в диаграмме Вейча не ставятся. Для булевой функции трех переменных диаграмма Вейча имеет следующий вид:  Добавление к ней еще такой же таблицы дает диаграмму для функции 4-х переменных  Каждой клетке диаграммы соответствует свой набор. Соседние наборы расположены рядом в строке либо в столбце. Соседними наборами называются наборы, отличающиеся одной компонентой. Метод основан на том, что слагаемые, соответствующие таким наборам, склеиваются. Например, для функции, заданной следующей диаграммой Вейча \  Ячейки, соответствующие паре единиц в левой части таблицы, склеиваются и порождают элементарное произведение из 2-х букв:х1х2/х3 v x1x2x 3 = x1x2 О паре единиц в правой части диаграммы можно сказать то же самое:/х1х2/х3 v /x1/x2/x 3 = /x1/x3 Получающееся элементарное произведение легко определить сразу по диаграмме: это произведение переменных, принимающих одно и то же значение в обеих клетках. |
| 13. | |||||||||||||||||||||||||||||||||||||||
| 13. Логические элементы и их схемотехническая реализация. Техническая интерпретация логических функций: 1. Словесное описание работы схемы. 2. Формализация словесного описания. 3. Запись функций в СДНФ/СКНФ. Последовательность проектирования схем ЭВМ: 1. Минимизация логических зависимостей с целью их упрощения. 2. Представление полученных выражений в выбранном логически полном базисе элементарных функций (И, ИЛИ, НЕ и др.). 3. Построение схемы устройства. 4. Проверка работоспособности полученной схемы | 14. Порядок проектирования логической схемы. Пример разработки схемы: Задание.Спроектировать схему, фиксирующую появление «неправильной» тетрады в двоично-десятичном представлении чисел. Решение. 1. Каждая тетрада двоично-десятичного представления числа содержит десятичные цифры 0-9, что соответствует двоичным числам 0000-1001. Значения тетрады, соответствующие двоичным числам 1010-1111 (шестнадцатеричные цифры А-Р), не должны появляться при представлении десятичных чисел. 2. Составим таблицу истинности функции которая принимает значения, равные единице, при появлении «неправильных» тетрад. Разряды тетрады обозначим переменными х, у, z, u.  3.СДНФ:F=(x/yz/u)V(x/yzu)V(xy/z/u)V(xy/zu)V(xyz/u)V(xyzu) 4,5. Минимизированная СДНФ:F=xyVxz=x(y+z) 6. Схема устройства:  | 15. Виды логических схем. Комбинационные схемы. Шифратор, дешифратор. Элемент «НЕ»:  Элемент «ИЛИ»  Элемент «И»
Сложные схемы
Разновидности логических схем: Комбинационные схемы (КС)– выходные сигналы Y в любой момент времени определяются комбинацией входных сигналов X в этот же момент. Схемы с памятью– на выходные сигналы помимо комбинации входов оказывает влияние предыдущее состояние схемы. Примеры КС. Дешифратор. Это комбинационные схемы с n входами и m=2n выходами. Единичный сигнал, формирующийся на одном из т выходов однозначно соответствует комбинации входных сигналов. Таблица истинности:
Логические зависимости дешифратора:
Структурная схема ДШ, построенная в базисе (И, НЕ), и условное ее обозначение на принципиальных электрических схемах ЭВМ:
Шифратор. Решает обратную задачу - по номеру входного сигнала формирует однозначную комбинацию выходных сигналов.
Логические зависимости:
Структурная схема ШФ и обозначение ШФ на принципиальных электрических схемах
| 16. Комбинационные схемы. Компаратор, полусумматор. Комбинационные схемы (КС)– выходные сигналы Y в любой момент времени определяются комбинацией входных сигналов X в этот же момент. Компаратор. Схемы сравнения или компаратор обычно строятся как поразрядные. Таблица истинности компаратора:  Логическая зависимость:  Структурная схема компаратора и обозначение компаратора на принципиальных электрических схемах.  Полусумматор – это арифметическое устройство, выполняющее сложение двух операндов с организацией переноса. Полусумматор имеет два входа и два выхода. Таблица истинности полусумматора:  Характеристические уравнения, описывающие выходы полусумматора будут иметь вид:  Изображение полусумматора:  |
17. Комбинационные схемы. Полный сумматор. Многоразрядный сумматор. Комбинационные схемы (КС)– это схема, комбинация сигналов на выходе которой в любой момент времени однозначно определяется комбинацией сигналов на её входе.. Полный сумматор.При поразрядном суммировании полусумматор используется только при суммировании младшего разряда, когда на входах только два операнда АО и ВО. Но начиная со второго разряда, с операндами А1 и В1 складывается перенос от нулевого разряда Р0, который может быть равен 0 или 1, это сложение выполняется на полном сумматоре. Таблица истинности полного сумматора:  Характеристическое уравнение полного сумматора имеет вид:  Изображение полного сумматора:  Сумматоры и полусумматоры являются той элементной базой, на которой выполняются все арифметические операции. Суммирование многоразрядных операндов в зависимости от быстродействия выполнения арифметической операции может осуществляться различными способами: · последовательные, в которых обработка чисел ведётся поочерёдно, разряд за разрядом на одном и том же оборудовании; · параллельные, в которых слагаемые складываются одновременно по всем разрядам, и для каждого разряда имеется своё оборудование. Изображение многоразрядного сумматора:  Многоразрядный сумматор на схеме:  | 17. Схемы с памятью – на выходные сигналы помимо комбинации входов оказывает влияние предыдущее состояние схемы.  Триггеры – это импульсные устройства, которые характеризуются наличием двух устойчивых состояний – 1 и 0. Триггеры используют в качестве простейшего запоминающего элемента в современных ЭВМ. Основу триггера составляет кольцевая схема из двух инверторов. Асинхронный RS-триггер (это схема элемента памяти) с раздельной установкой состояний (RS-триггер) имеет два входа: · S (set) – установить – вход установки триггера в единичное состояние. Q=1 · R (reset) – сбросить - вход установки триггера в нулевое (исходное) состояние). Q=0
Q – прямой выход, /Q – инверсный. Таблица истинности RS-триггера:
RS-триггер нашел широкое распространение в схемах ЭВМ. Одиночные триггеры этого типа часто используются в различных блоках управления. В Асинхронных RS-триггерах имеется один существенный недостаток, обусловленный самой логикой их построения, т.е. в них сигналы R и S должны быть разнесены во времени. D-триггер: • D-триггер имеет один информационный вход D и вход синхронизации С. D-триггер обычно строится на основе двукратного RS- или JK- триггера. Он предназначен для хранения состояния (1или 0) на один период тактовых импульсов (с задержкой на 1 такт).
| 18. Схемы с памятью – на выходные сигналы помимо комбинации входов оказывает влияние предыдущее состояние схемы. Регистры — это набор простейших запоминающих устройств (например, триггеров) для временного хранения двоичной информации в устройствах обработки информации. Регистры делятся на параллельные последовательные и паралельно-последовательные Параллельный регистр памяти, когда информация вводится и выводится параллельным кодом. · Строится на D-триггерах   Схема синхронного параллельного регистра и его обозначение на схеме Последовательный регистр сдвига осуществляет последовательный, поразрядный сдвиг кодовой комбинации в сторону старшего (вправо) или младшего (влево) разрядов с помощью тактирующих импульсов. Последовательные регистры имеют один вход, один последовательный выход и n-параллельных выходов. В таких регистрах все триггеры соединены последовательно. Тактовые входы всех триггеров объединены между собой. В результате такой регистр можно рассматривать как линию задержи, в которой сигнал последовательно переписывается из триггера в триггер по фронту ТИ. Информационные входы и выходы могут выводится наружу, а могут и не выводиться в зависимости от функции, выполняемой регистром. Паралельно-последовательные (универсальные) регистры способны вводить параллельный код, а выводить в виде последовательного; либо вводить последовательный код, а выводить параллельный. | 19. Классификация элементов и узлов ЭВМ. Структурная организация ЭВМ: В структуре ЭВМ выделяют следующие структурные единицы: устройства, узлы, блоки и элементы. · Элементы – нижний уровень обработки. Каждый элемент предназначается для обработкиединичных электрических сигналов, соответствующих битам информации. · Узлы обеспечивают одновременную обработку группы сигналов - информационных слов. · Блоки реализуют некоторую последовательность в обработке информационных слов - функционально обособленную часть машинных операций (блок выборки команд, блок записи-чтения и др.). · Устройствапредназначаются для выполнения отдельных машинных операций и их последовательностей. Классификация структурных компонентов ЭВМ: · Тип сигналов: a) Импульсный – импульс есть–«1», нет – «0» Длительность импульсного сигнала не превышает один такт синхроимпульсов. b) Потенциальный – высокий уровень сигнала – «1», низкий – «0». При импульсном способе представления сигналов единичному значению некоторой двоичной переменной ставится в соответствие наличие импульса (тока или напряжения), нулевому значению - отсутствие импульса (рис. а). При потенциальном или статическом представлении сигналов единично значение двоичной переменной отображается высоким уровнем напряжения, а нулевое значение - низким уровнем (рис. б).  · Тип обработки сигнала – Последовательный сигнал (по одному) При последовательном коде представления данных используются одиночные шины или линии передачи, в которых сигналы, соответствующие отдельным разрядам данных, разнесены во времени. Обработка такой информации производится последовательно разряд за разрядом. Такой вид представления и передачи данных требует весьма экономичных по аппаратурным затратам схем обработки данных. Время же обработки определяется числом обрабатываемых сигналов (разрядов). – Параллельный сигнал (одновременно много) Параллельный код отображения и передачи информации предполагает параллельную и одновременную фиксацию всех разрядов данных на различных шинах, т.е. параллельный код данных развернут в пространстве. Это дает возможность ускорить обработку во времени, но затраты на аппаратурные средства при этом возрастают пропорционально числу обрабатываемых разрядов. – Последовательно-параллельный сигнал (блоками) Во всех вычислительных машинах используются и параллельно-последовательные коды представления информации. При этом информация отображается частями. Части поступают на обработку последовательно, а каждая часть данных представляется параллельным кодом. • Назначение – Формирующие – выработка определенных электрических сигналов, восстановления их параметров (амплитуды, полярности, мощности, длительности). Пример – формирователи, усилители. – Логические – преобразуют входные сигналы в соответствии с элементарными логическими функциями. – Запоминающие – способны принимать и хранить код двоичной цифры. Только запоминающие элементы в схемах ЭВМ позволяют проводить обработку информации с учетом ее развития. |
| 21. Функциональная и структурная организация ЭВМ. Функциональная орг. ЭВМ – это абстрактная модель ЭВМ, описывающая функциональные возможности ЭВМ и предоставляемые ею услуги. Она определяется предъявленными к ЭВМ требованиями, типом решаемых ими задач, потребностями в ресурсах ЭВМ: • Коды, • Система команд, • Алгоритмы выполнения машинных операций, • Технология взаимодействия hard и soft, • Способы использования устройств при организации их совместной работы. Структурная организация ЭВМ - это физическая модель, устанавливающая состав, порядок и принципы взаимодействия основных функциональных частей ЭВМ без излишней технической детализации. (способы реализации функций ЭВМ). Структурные компоненты: • элементная база, • функциональные узлы и устройства, • программные модули различных видов. Важнейшими характеристиками ЭВМ, определяющими функциональную и структурную организацию ЭВМ, являются системы и форматы команд, способы адресации, т.е. внутренний язык ЭВМ. Виды совместимости ЭВМ: • программная совместимость; • информационная совместимость; • техническая совместимость. Совместимые ЭВМ должны иметь одинаковую функциональную организацию. | 22. Организация работы ЭВМ при выполнении задания пользователя. Исходный модуль, объектный модуль, загрузочный модуль. Организация работы ЭВМ при выполнении задания пользователя: 1. Профессиональный пользователь (программист) пишет задание для ЭВМ в виде программы на алгоритмическом языке. Результат - исходный модуль + управляющие предложения для операционной системы. 2. Перевод исходного модуля на машинный язык: · Выполняется с помощью программы-транслятора. Трансляторы делятся на: - Интерпретаторы – построчное выполнение; - Компиляторы – программа целиком. Результат – программа в машинных кодах – объектный модуль (ОМ) - записывается в библиотеку объектных модулей (БОМ) или передается другим программам для обработки. Причины неготовности ОМ к запуску: · содержит неразрешенные внешние ссылки (т.е. обращение к программам, которые не содержатся в исходном модуле, но необходимы для работы, например извлечение корня квадратного, вычисление тригонометрических функций) · ОМ – это машинная программа в условных адресах – необходима привязка к физическим адресам. 3. Компоновка и подготовка к исполнению: · Редактор связей – добавляет недостающие программы из библиотек компилятора · Результат – загрузочный модуль (ЗМ) - помещается в библиотеку ЗМ (БЗМ). · Программа выборки – извлекает ЗМ из библиотеки и размещает в памяти, корректируя адреса, затем запускает программу на выполнение. Обработка заданий операционной системой  | 23.Состав, устройство и принцип действия основной памяти Основная память предназначена для хранения и оперативного обмена информ-ей с др. блоками машины. Содержит два запомин-их устройства: 1) ПЗУ-ROM(память только для чтения) – постоянная запомин-ся устройство. Здесь хранится постоянная справочная информация, а также BIOS – базовая система ввода-вывода – это небольшая программа предназначена для тестирования аппаратной части, в момент загрузки ПК. ПЗУ содержит информацию, которая не должна изменяться в ходе выполнения процессором вычислительных операций, например стандартные программы и константы. Эта информация заносится в ПЗУ перед установкой микросхемы в ЭВМ. Основными операциями, которые может выполнять ПЗУ, являются чтение и хранение. 2) ОЗУ-RAM(память для хранения данных) – оперативное запоминающее устройство – оперативная память. ОЗУ – предназ-на для операт-ой записи и считывания информ-ии непосредственно участвующей в информ-ом вычислит-ом процессе в текущий период вр. ОЗУ предназначено для хранения переменной информации. Оно допускает изменение своего содержимого в ходе выполнения процессором вычислительных операций с данными и может работать в режимах записи, чтения и хранения. Сущ-ет два основн-ых типа устройства операт-ой памяти: 1)Динамическая(DROM) В качестве динамического элемента памяти (ЭП) может использоваться электрический конденсатор, сформированный внутри кремниевого кристалла.Динамические ЭП с течением времени записанную в них информацию теряют (например, из-за саморазряда конденсатора), поэтому они нуждаются в периодическом восстановлении записанной в них информации — в регенерации. 2) Статистическая(STAM) – КЭШ память. В качестве статического элемента памяти (ЭП) чаще всего выступает статический триггер. Статические ЭП способны сохранять свое состояние (0 или 1) неограниченно долго (при включенном питании). Основными характеристиками ОЗУ являются объем и быстродействие. Функциональные возможности ОЗУ шире, чем ПЗУ, но ПЗУ сохраняет информацию при отключении питания (т.е. является энергонезависимой памятью) и может иметь более высокое быстродействие, так как ограниченность функциональных возможностей ПЗУ и его специализация на чтении и хранении позволяют сократить время выполнения реализуемых им операций считывания. У основ-ой памяти два недостатка: нехватка обмена и энергозависимость. | 24.Процессор-устройство, непосредственно осуществляющее обработку данных и программное управление вычислениями. Функции процессора: - дешифрует и выполняет команды программы, - организует обращение к памяти, - инициализирует работу периферийных устройств, - воспринимает и обрабатывает запросы прерываний, поступающих из других устройств и внешней среды. Основные характеристики процессоров: 1.Система команд процессора  а) CISC-архитектура (Complex Instruction Set Computer – расширенный набор команд); б) RISC-архитектура (Reduced Instruction Set Computer – ограниченный набор команд). 2.Способы адресации. 3.Разрядность: – регистров; – шин: а) данных; б) адреса. 4.Наличие конвейера. Конвейеризация – это возможность выполнения сразу нескольких команд (на уровне микрокоманд). Конвейеров может быть несколько. 5.Наличие кэш-памяти 6.Поддержка режимов работы: а)однопрограммный режим; б)многопрограммный или многозадачный режим; в) режим виртуальной машины. 7.Тактовая частота.  |